## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-166740

(43) Date of publication of application: 22.06.2001

(51)Int.CI.

G09G 3/36

G02F 1/133

G09G 3/20

H04N 5/66

H04N 9/30

(21)Application number: 11-345344


(71)Applicant: NEC CORP

(22) Date of filing:

03.12.1999

(72)Inventor: NISHIMURA MITSUHISA

## (54) DRIVING CIRCUIT FOR LIQUID CRYSTAL DISPLAY DEVICE



(57)Abstract:

PROBLEM TO BE SOLVED: To realize a driving circuit for a liquid crystal display device capable of reducing variation amounts in each bit value of data transmitted via a bus line, in the driving circuit for the liquid crystal display device wherein image data are transmitted to a liquid crystal panel.

SOLUTION: In the case that a majority of image data have to be reversed in polarity for being outputted to a bus line, a controller 2 reverses the polarity of all the data signals for every four output ports, and outputs individual data BUS-A1~24, BUS-B1~24, BUS-C1~24, BUS-D1~24 from each output port to the bus line. Moreover since the controller 2 is arranged so as to output polarity reversal signals INV-A~D designating that the polarity of the data signals to be outputted to the bus line is reversed for every four output ports, it is possible to reduce the variation amounts in polarity of the outputs to the bus line to the half of the data signals or less.

## **LEGAL STATUS**

[Date of request for examination]

10.11.2000

[Date of sending the examiner's decision of

22.07.2003

rejection1

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision

2003-016157

of rejection l

[Date of requesting appeal against examiner's

21.08.2003

decision of rejection]

[Date of extinction of right]

## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-166740 (P2001-166740A)

(43)公開日 平成13年6月22日(2001.6.22)

(51) Int.Cl. <sup>7</sup>		識別記号		FΙ			Ť	·-7]-ド( <b>参考</b> )
G 0 9 G	3/36			C 0 9	G 3/36			2H093
G02F	1/133	505		C 0 2	F 1/133		505	5 C O O 6
G 0 9 G	3/20	6 1 1		G 0 9	G 3/20		611A	5 C O 5 8
							611C	5 C O 6 O
							611D	5 C O 8 O
			審查請求	有	情求項の数 6	OL	(全 12 頁)	最終頁に続く

(21)出願番号

特顯平11-345344

(22) 出顧日

平成11年12月3日(1999.12.3)

(71)出顧人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 西村 光久

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100108578

弁理士 髙橋 割男 (外3名)


最終頁に続く

### (54) 【発明の名称】 液晶表示装置の駆動回路

#### (57)【要約】

【課題】 画像データを液晶パネルへ転送する液晶表示 装置の駆動回路において、バスラインで転送されるデー タの各ビットの値の変化量を低減することができる液晶 表示装置の駆動回路を実現する。

【解決手段】 コントローラ2は、4つの出力ポート毎に、バスラインへの出力に極性の変化を生じさせるデータ信号が過半数以上ある場合には、全データ信号の極性を反転して、各出力ポートから各々データBUS-A1~24、BUS-B1~24、BUS-C1~24、BUS-D1~24をバスラインへ出力する。また、コントローラ2は、4つの出力ポート毎に、バスラインへ出力されるデータ信号の極性が反転されていることを示す極性反転信号INV-A~Dを出力するようにしたので、バスラインへの出力の極性の変化量を転送するデータ信号の半数以下に低減することができる。



#### 【特許請求の範囲】

【請求項1】 複数の転送データ信号が出力される該転送データ信号数幅のバスラインを有する液晶表示装置の駆動回路において、

前記複数の転送データ信号として前記バスラインへ出力 される複数のデータ信号の中で、過半数以上が前記バス ラインへの出力に極性の変化を生じさせる場合に、該複 数のデータ信号の極性を全て反転して該バスラインへ出 力することを示す極性反転信号を出力するデータ極性反 転判定手段と、

前記データ極性反転判定手段から出力される前記極性反 転信号に応じて、入力される前記複数のデータ信号の極 性を全て反転し前記複数の転送データ信号として出力す る極性反転手段と、

を具備してなる液晶表示装置の駆動回路。

【請求項2】 前記データ極性反転判定手段と前記極性 反転手段とを複数のバスラインのそれぞれに具備することを特徴とする請求項1に記載の液晶表示装置の駆動回 路。

【請求項3】 複数の転送データ信号が出力される該転送データ信号数幅のバスラインを有する液晶表示装置の 駆動回路において、

複数の入力データ信号を入力クロックに同期してラッチ し、複数の第一のデータ信号として出力する第一のラッチ回路と、

入力される第一の極性反転信号が所定の反転指示レベル の場合に、前記複数の第一のデータ信号の極性を全て反 転し、複数の第二のデータ信号として出力する極性反転 回路と、

前記複数の入力データ信号と前記複数の第二のデータ信号の対応する信号同士において、極性の異なる数が該信号数の過半数以上ある場合に、第二の極性反転信号を前記反転指示レベルとして出力するデータ極性反転判定回路と、

前記第二の極性反転信号を前記入力クロックに同期して ラッチし、前記第一の極性反転信号として出力する第二 のラッチ回路と、

を具備してなる液晶表示装置の駆動回路。

【請求項4】 前記複数の第二のデータ信号を前記入力 クロックに同期してラッチし、前記複数の転送データ信 号として出力する第三のラッチ回路と、

前記第一の極性反転信号を前記入力クロックに同期して ラッチし、第三の極性反転信号として出力する第四のラ ッチ回路と、

を具備することを特徴とする請求項3に記載の液晶表示 装置の駆動回路。

【請求項5】 前記第一乃至第四のラッチ回路と前記極性反転回路と前記データ極性反転判定回路とを複数のバスラインのそれぞれに具備することを特徴とする請求項4に記載の液晶表示装置の駆動回路。

【請求項6】 前記入力クロックは、前記複数のバスラインの半数に対応する該入力クロックと他の半数に対応する該入力クロックとでは位相が半周期ずれていることを特徴とする請求項5に記載の液晶表示装置の駆動回路。

## 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、コンピュータなどの表示装置に用いられる液晶表示装置に係り、特に、液晶パネルの駆動回路に用いて好適な液晶表示装置の駆動回路に関する。

#### [0002]

【従来の技術】近年、CRT(Cathode Ray Tube)よりも 明るさと高解像度とを比較的両立させやすい液晶パネル を用いた液晶表示装置が、コンピュータや携帯端末など の表示装置として使用されている。図10は、その液晶 表示装置の液晶パネルを駆動する従来の駆動回路の構成 を示すブロック図である。この図において、1は画像を 表示する液晶パネル、101は液晶パネル1によって表 示される画像データを48ビットのデータBUS1~4 8として1個のポートから、48ビットのバスラインを 介して出力するコントローラ、102-m (mは1以上 の整数)はこのコントローラ101によって出力される データBUS1~48から、画像を表示するための駆動 信号を発生して液晶パネル1を駆動するソースドライバ (以下、SDと称する)である。なお、このSDの個数 を示すmが10の場合について以下に説明する。また、 図10において、SD102-5~10は図示していな い。この図10に示されるコントローラ101が出力す るデータBUS1~24は、SD102-1-10の内 で奇数番目の各SD102-1、3、5、7、9に接続 される。同様に、コントローラ101が出力するクロッ クCLK3および制御信号SP3も、奇数番目の各SD 102-1、3、5、7、9に接続される。一方、コン トローラ101が出力するデータBUS25~48は、 SD102-1~10の内で偶数番目の各SD102-2、4、6、8、10に接続され、同様に、コントロー **ラ101が出力するクロックCLK4および制御信号S** P4も、偶数番目の各SD102-2、4、6、8、1 Oに接続される。なお、上記データBUS1~24とデ ータBUS25~48のそれぞれ24ビットの信号の内 訳は、赤(R)、緑(G)、青(B)の各8ビットの信 号であり、これらR、G、B信号によって256階調の カラー表示が実現される。

【0003】このような構成の従来の液晶表示装置の駆動回路では、奇数番目の各SD102-1、3、5、7、9は、それぞれコントローラ101からクロックCLK3に同期して出力されるデータBUS1~24を制御信号SP3のタイミングでラッチする。一方、偶数番目の各SD102-2、4、6、8、10は、それぞれ

コントローラ101からクロックCLK4に同期して出 力されるデータBUS25~48を制御信号SP4のタ イミングでラッチする。次いで、各SD102-1~1 0は、液晶パネル1への駆動開始を指示する各駆動開始 信号(図示されていない)が入力されると、それぞれに ラッチしたデータBUS1~24または25~48に基 づいた駆動信号を発生する。これら各SD102-1~ 10によって発生される駆動信号が液晶パネル1に入力 されると、その液晶パネル1上に画像が表示される。な お、液晶パネル1を駆動するSD102-1~10に は、画像データの転送周波数である入力されるクロック CLK3、4の周波数に一定の制限がある。その制限周 波数以下に画像データの転送周波数を下げるために、コ ントローラ101から各SD102-1~10へ画像デ ータを転送するバスラインを24ビットずつに分けて、 奇数番目の各SD102-1、3、5、7、9と偶数番 目の各SD102-2、4、6、8、10とへそれぞれ 転送する。

### [0004]

【発明が解決しようとする課題】しかし、上述した従来 の液晶表示装置の駆動回路では、バスラインで転送され るデータBUS1~48の各ビットの値の変化量が多い と、液晶表示装置の駆動回路の消費電力が大きくなって しまうという問題がある。また、そのデータBUS1~ 48を転送するバスラインは、液晶パネル1の周囲の横 方向に配線されるので長くなり、またその本数も多いの でアンテナ効果をもたらす場合がある。そのため、その バスラインで転送されるデータBUS1~48の各ビッ トの値の変化量が多いと、この各ビットの値の変化に起 因して放射される電磁妨害雑音が大きくなり電磁妨害雑 音特性(EMI特性)が悪くなる。この放射される電磁 妨害雑音は、周辺の電子機器に誤動作等の悪影響を与え る原因となるものであり、精密電子機器の近傍や計算機 室などにおいて使用される液晶表示装置において、この EMI特性が悪い場合には、非常に大きな問題となる。 【0005】さらに、その電磁妨害雑音の放射を低減さ せるために高価なEMI対策用部品を使用する必要があ り、液晶表示装置のコストが大きくなる。さらに、その 放射される電磁妨害雑音がバスラインに起因するノイズ か否かを切り分けることが難しく、その放射要因の特定 ができないという問題もある。また、そのデータBUS 1~48の各ビットの値の変化量が多い場合には、バス ライン間において、クロストークノイズが発生してデー 夕誤りの原因になるという問題もある。本発明は、この ような事情を考慮してなされたもので、その目的は画像 データを液晶パネルへ転送する液晶表示装置の駆動回路 において、バスラインで転送されるデータの各ビットの 値の変化量を低減することができる液晶表示装置の駆動 回路を提供することにある。

#### [0006]

【課題を解決するための手段】上記の課題を解決するた めに、請求項1に記載の発明は、複数の転送データ信号 が出力される該転送データ信号数幅のバスラインを有す る液晶表示装置の駆動回路において、前記複数の転送デ ータ信号として前記バスラインへ出力される複数のデー タ信号の中で、過半数以上が前記バスラインへの出力に 極性の変化を生じさせる場合に、該複数のデータ信号の 極性を全て反転して該バスラインへ出力することを示す 極性反転信号を出力するデータ極性反転判定手段と、前 記データ極性反転判定手段から出力される前記極性反転 信号に応じて、入力される前記複数のデータ信号の極性 を全て反転し前記複数の転送データ信号として出力する 極性反転手段とを具備してなるものである。請求項2に 記載の発明は、請求項1に記載の発明において、前記デ ータ極性反転判定手段と前記極性反転手段とを複数のバ スラインのそれぞれに具備することを特徴とする。

【0007】請求項3に記載の発明は、複数の転送デー タ信号が出力される該転送データ信号数幅のバスライン を有する液晶表示装置の駆動回路において、複数の入力 データ信号を入力クロックに同期してラッチし、複数の 第一のデータ信号として出力する第一のラッチ回路と、 入力される第一の極性反転信号が所定の反転指示レベル の場合に、前記複数の第一のデータ信号の極性を全て反 転し、複数の第二のデータ信号として出力する極性反転 回路と、前記複数の入力データ信号と前記複数の第二の データ信号の対応する信号同士において、極性の異なる 数が該信号数の過半数以上ある場合に、第二の極性反転 信号を前記反転指示レベルとして出力するデータ極性反 転判定回路と、前記第二の極性反転信号を前記入力クロ ックに同期してラッチし、前記第一の極性反転信号とし て出力する第二のラッチ回路とを具備してなるものであ る。請求項4に記載の発明は、請求項3に記載の発明に おいて、前記複数の第二のデータ信号を前記入力クロッ クに同期してラッチし、前記複数の転送データ信号とし て出力する第三のラッチ回路と、前記第一の極性反転信 号を前記入力クロックに同期してラッチし、第三の極性 反転信号として出力する第四のラッチ回路とを具備する ことを特徴とする。

【0008】請求項5に記載の発明は、請求項4に記載の発明において、前記第一乃至第四のラッチ回路と前記極性反転回路と前記データ極性反転判定回路とを複数のバスラインのそれぞれに具備することを特徴とする。請求項6に記載の発明は、請求項5に記載の発明において、前記入力クロックは、前記複数のバスラインの半数に対応する該入力クロックと他の半数に対応する該入力クロックとでは位相が半周期ずれていることを特徴とする

### [0009]

【発明の実施の形態】以下、図面を参照し、本発明の一 実施形態について説明する。図1は同実施形態による液

晶表示装置の駆動回路の構成を示すブロック図である。 この図において、1は画像を表示する液晶パネル、2は 液晶パネル1によって表示される画像データを24ビッ トずつデータBUS-A1~24、BUS-B1~2 4、BUS-C1~24、BUS-D1~24として4 個のポートに分割して出力し、その画像表示を制御する コントローラ、3-m (mは1以上の整数) はこのコン トローラ2によって出力されるデータBUS-A1~2 4、BUS-B1~24、BUS-C1~24、BUS −D1~24から、画像を表示するための駆動信号を発 生して液晶パネル1を駆動するソースドライバ(以下、 SDと称する)である。この液晶パネル1を駆動するS D3-mは、1個のSDにて複数の画素表示に対応する 各駆動信号を発生するものであって、m個のSD3-m によって液晶パネル1全体が駆動されて画像が表示され る。例えば、図1に示される一実施形態においては、液 晶パネル1の画素数は1280であり、1個のSDの画 素駆動数は128、SDの個数を示すmは10である。 この10個のSD3-1~10の内、3-1が第一番目 のSD、3-2が第二番目のSD、3-3が第三番目の SD、3-4が第四番目のSDであり、第五番目から第 十番目のSD3-5~10は図示していない。なお、各 SD3-1~10は、1画素当たり赤(R)、緑 (G)、青(B)の3原色分を駆動するので、1個当た りのSDの出力数は128の3倍である384となって

いるが、図1ではそれら384本の出力を1本で代表し

て示している。

【0010】この図1に示されるコントローラ2が出力 するデータBUS-A1~24とBUS-B1~24と は、各々24ビット幅のバスラインを介して、SD3-1~10の内で奇数番目の各SD3-1、3、5、7、 9に接続される。同様に、コントローラ2が出力する極 性反転信号 INV-A、INV-BとクロックCLK1 および制御信号SP1も、奇数番目の各SD3-1、 3、5、7、9に接続される。一方、コントローラ2が 出力するデータBUS-C1~24とBUS-D1~2 4とは、各々24ビット幅のバスラインを介して、SD 3-1~10の内で偶数番目の各SD3-2、4、6、 8、10に接続され、同様に、コントローラ2が出力す る極性反転信号INV-C、INV-DとクロックCL K2および制御信号SP2も、偶数番目の各SD3-2、4、6、8、10に接続される。なお、上述した図 1に示す一実施形態においては、奇数番目の各SD3-1、3、5、7、9と偶数番目の各SD3-2、4、 6、8、10とに各々2ポートの出力を割り当てること によって、クロックCLK1またはCLK2の1クロッ ク当たりの駆動画素数を2画素として各クロック周波数 を1/2に減らしている。例えば、SD3-1において は、クロックCLK1の1クロック時間で、同時に、デ ータBUS-A1~24とデータBUS-B1~24の

データが各々2つの画素に供給される。また、上記データBUS-A1 $\sim$ 24、B1 $\sim$ 24、C1 $\sim$ 24、D1 $\sim$ 24のそれぞれ24ビットの信号の内訳は、赤(R)、緑(G)、青(B)の各8ビットの信号であり、これらR、G、B信号によって256階調のカラー表示が実現される。

【0011】次に、上述した図1に示される構成の液晶 表示装置の駆動回路において、液晶パネル1が駆動され て画像が表示される動作について説明する。先ず、奇数 番目の各SD3-1、3、5、7、9にはコントローラ 2からクロックCLK1に同期して出力されるデータB US-A1~24、BUS-B1~24、極性反転信号 INV-A、INV-Bの各信号が入力され、同じく入 力される制御信号SP1のタイミングでそれら入力され る信号はラッチされる。このラッチされた極性反転信号 INV-Aは、同じくラッチされたデータBUS-A1 ~24の極性が反転されているか否かを示しており、ま た、ラッチされた極性反転信号 I NV-Bは、同じくラ ッチされたデータBUS-B1~24の極性が反転され ているか否かを示す。次いで、これらラッチした極性反 転信号INV-A、INV-Bに応じて、各SD3-1、3、5、7、9はラッチしたデータBUS-A1~ 24、BUS-B1~24の極性を反転する。一方、偶 数番目の各SD3-2、4、6、8、10にはコントロ ーラ2からクロックCLK2に同期して出力されるデー タBUS-C1~24、BUS-D1~24、極性反転 信号INV-C、INV-Dの各信号が入力され、同じ く入力される制御信号SP2のタイミングでそれら入力 される信号はラッチされる。このラッチされた極性反転 信号INV-CはラッチされたデータBUS-C1~2 4の極性が反転されているか否かを示し、同様に、ラッ チされた極性反転信号INV-Dはラッチされたデータ BUS-D1~24の極性が反転されているか否かを示 す。次いで、各SD3-2、4、6、8、10は、それ ら極性反転信号INV-C、INV-Dに応じて、デー 夕BUS-C1~24、BUS-D1~24の極性を反 転する。次いで、各SD3-1~10は、液晶パネル1 への駆動開始を指示する各駆動開始信号(図示されてい ない)が入力されると、それぞれに極性が反転されたあ るいは未反転のデータBUS-A1~24、BUS-B 1~24またはデータBUS-C1~24、BUS-D 1~24に基づいた駆動信号を発生する。これら各SD 3-1~10によって発生される駆動信号が液晶パネル 1に入力されると、その液晶パネル1上に画像が表示さ れる。

【0012】次に、図2~図7を参照して、上述したコントローラ2に具備されるデータ出力部4の構成とその動作について説明する。先ず、図2はそのコントローラ2に具備されるデータ出力部4の構成を示すブロック図である。この図2に示されるように、データ出力部4は

4個のポートA~Dを有している。これら各ポートA~ Dが、上述したデータBUS-A1~24、BUS-B 1~24, BUS-C1~24, BUS-D1~248 よびINV-A~Dの各信号をそれぞれ生成して出力す る。この各ポートA~Dから出力される信号はポートA ~D毎に設けられるデータ極性反転判定·生成部10-1~10-4によって生成される。これらデータ極性反 転判定·生成部10-1~10-4には、96ビットの データBUS1~96が、24ビットずつ四つに分割さ れて入力される。この四つに分割されるデータBUS1 ~96の内、データBUS1~24はデータ極性反転判 定・生成部10-1に、データBUS25~48はデー タ極性反転判定・生成部10-2に、データBUS49 ~72はデータ極性反転判定・生成部10−3に、デー タBUS73~96はデータ極性反転判定·生成部10 -4に、それぞれ入力される。また、クロックCLK1 はデータ極性反転判定・生成部10-1、10-2へ入 力され、クロックCLK 2はデータ極性反転判定・生成 LK1、2は、上述したように、コントローラ2から出 力される。

【0013】次いで、ポートAのデータ極性反転判定・ 生成部10-1はデータBUS1~24の極性を反転す るか否かを判定し、この判定結果に応じてデータ極性を 反転しデータBUS-A1~24として出力する。さら に、この出力されるデータBUS-A1~24の極性が 反転されている時には、同時に、極性が反転されている ことを示す極性反転信号INV-Aを「H」として出力 する。また、他のポートB~Dの各データ極性反転判定 ・生成部10-2~4においては、同様に、各々入力さ れるデータBUS25~48、BUS49~72、BU S73~96の極性を反転するか否かを判定し、これら の判定結果に応じてデータ極性を反転しデータBUS- $B1\sim24$ ,  $BUS-C1\sim24$ ,  $BUS-D1\sim24$ として出力する。また、これら出力するデータBUS-B1~24, BUS-C1~24, BUS-D1~24 の極性が反転されている時には、同時に、各ポートB~ Dが出力する極性反転信号 I NV-B~Dを各々「H」 として出力する。

【0014】図3は、上述したクロックCLK1、2およびデータBUS1 $\sim$ 96、BUS-A1 $\sim$ 24、BUS-B1 $\sim$ 24、BUS-C1 $\sim$ 24、BUS-D1 $\sim$ 24の位相関係を示す波形図である。図3(a) $\sim$ (c)に示されるように、データBUS1 $\sim$ 48はクロックCLK1の立ち上がりエッジ(図3ではPA1 $\sim$ 3のタイミング)に同期して変化し、データBUS-A1 $\sim$ 24、BUS-B1 $\sim$ 24はクロックCLK1の立ち下がりエッジ(図3ではPB1 $\sim$ 3のタイミング)に同期して変化する。一方、図3(d) $\sim$ (f)に示されるように、データBUS49 $\sim$ 96はクロックCLK2の

立ち上がりエッジ(図3ではPB1~3のタイミング)に同期して変化し、データBUS-C1~24、BUS-D1~24はクロックCLK2の立ち下がりエッジ(図3ではPA1~3のタイミング)に同期して変化する。また、図(a)、(d)に示されるように、クロックCLK1の位相とクロックCLK2の位相とは半周期(180°)ずれている。

【0015】ところで、上述したように、コントローラ 2からはデータBUS1~96が4個のポートA~Dに分かれて出力されるが、これらポートA~Dが同じタイミングで各信号を変化して出力するとコントローラ2の瞬時電流が大きくなってしまう。この問題を解決するために、上記のようにクロックCLK1の位相とクロックCLK2の位相とを半周期ずらし、ボートA、Bの出力変化とポートC、Dの出力変化とは半周期ずれたタイミングとしている。このようにポートA、BとポートC、Dの各出力変化をずらすことによって、4個のポートA~Dに分けて出力する場合においても同時に出力が変化するのは高々2ポート分なので、コントローラ2の瞬時電流を2個のポートで出力する場合の瞬時電流と同程度に抑えることができる。

【0016】次に、データ極性反転判定・生成部10-1~4の構成とその動作について説明する。図4はデー 夕極性反転判定・生成部10-1~4のいずれか1つの 一構成例を示すブロック図であって、データ極性反転判 定・生成部10-1~4は全て同じ構成である。図4に おいて、図2の各データ極性反転判定・生成部10-1 ~4への入力であるデータBUS1~24、BUS25 ~48、BUS49~72、BUS73~96が入力さ れるデータda1~24であり、クロックCLK1、2 が入力されるクロックclkである。また、出力される データdd1~24が各データ極性反転判定・生成部1  $0-1\sim4$ から出力されるデータBUS-A1 $\sim24$ 、 BUS-B1~24、BUS-C1~24、BUS-D 1~24であり、出力される信号 i n v 3 が極性反転信 号INV-A~Dである。11はデータda1~24と データdc 1~24の各24ビットの内で値の異なるビ ットが過半数以上(13ビット以上)有った場合に、デ ータ極性の反転を指示する信号 i n v 1を「H」として 出力するデータ極性反転判定回路、12は入力される信 号inv2が「H」の区間に入力されるデータdb1~ 24の全ビットの極性を反転して出力する極性反転回路 である。13-1~24は入力されるデータda1~2 4をクロックc1kの立ち下がりエッジで各々ラッチ し、データdb1~24として出力するDフリップフロ ップ、14-1~24は入力されるデータdc1~24 をクロックclkの立ち下がりエッジで各々ラッチし、 データdd1~24として出力するDフリップフロップ である。15、16は各々入力される信号inv1、i nv2をクロックc1kの立ち下がりエッジでラッチ

し、信号inv2、inv3として各々出力するDフリップフロップである。

【0017】図5は、上述した図4に示されるデータ極性反転判定・生成部10-1~4の各部の波形を示す波形図である。いま、入力クロックc1kを図5(a)に、また入力データda1~24を図5(b)に示すものとする。図5(b)に示されるように入力データda1~24は初め24ビット全でが1であり、クロックc1kの立ち上がりエッジt1のタイミングで24ビット全でが0から1に変化する。このように変化するデータda1~24が入力されるとDフリップフロップ13-1~24の出力は図5(c)に示す波形となり、クロックc1kの立ち下がりエッジt2のタイミングで24ビット全てが1から0に変化し、立ち下がりエッジt4のタイミングで24ビット全てが0から1に変化する。

【0018】図5(d)は極性反転回路12の出力デー タdc1~24の波形を示し、図5(e)の波形に示す Dフリップフロップ15の出力信号inv2が「H」の 区間に入力されるデータdb1~24の全ビットが、極 性反転回路12によって0から1に反転されて出力され る。図5(b)のデータda1~24と図5(d)のデ ータdc1~24とがデータ極性反転回路11に入力さ れると、 t 1 のタイミングでデータ d a 1 ~ 2 4 が全て 0となることによってデータ d c 1~24と異なるビッ ト数が過半数以上となり、データ極性反転回路11は信 号inv1を「H」として出力する。このデータ極性反 転回路11から出力される信号inv1の「H」をt2 のタイミングでDフリップフロップ15がラッチして信 号inv2に「H」を出力する。次いで、t3のタイミ ングでデータda1~24が全て1となることによって データ d c 1~2 4と異なるビット数が過半数未満とな り、データ極性反転回路11は信号inv1を「L」と して出力し、t4のタイミングでDフリップフロップ1 5によってラッチされ、信号inv2は「L」となる。 図5(f)はDフリップフロップ $14-1\sim24$ が出力 するデータdd1~24の波形を示し、図5(d)に示 すデータdc1~24がクロックclkの立ち下がりエ ッジのタイミングでラッチされ出力されており、全ビッ ト変化が無く1である。また、図5(g)はDフリップ フロップ16が出力する信号 inv3の波形を示し、入 力データda1~24の極性が0から1に反転されてデ ータ d d 1~24 に出力されるタイミング t 4~t 5の 区間に「H」となる。

【0019】次に、図6はデータ極性反転判定回路11の一構成例を示す回路図である。この図において、21は24個のEOR (Exclusive OR)回路23で構成され、図4のデータda1 $\sim$ 24とデータdc1 $\sim$ 24との対応する各ビット同士で排他的論理和をとることによっ

て、データdc1~24からデータda1~24への各 ビットの極性の変化を検出する極性変化検出回路、22 は24個のEOR回路23の出力から13個の出力を選 択して論理積をとる組合せ数分の13入力AND回路2 4とそれら13入力AND回路24の全ての出力の論理 和をとるOR回路25で構成される多数決回路である。 この多数決回路によって、極性変化検出回路21の各出 力A1~24のうち、「H」となる出力数が過半数の1 3以上の場合に出力信号inv1を「H」とし、「H」 となる出力数が過半数未満の12以下の場合に出力信号 inv1を「L」とする。

【0020】図7は極性変化検出回路21の動作につい て説明するための表であり、第一行目は入力データda 1~24、dc1~24および極性変化検出回路21の 出力A1~24の各ビット番号n(nは1~24の整 数)であり、第二~第四行目は各ビット番号 n に対応す るデータdan、dcn、EOR回路23の出力Anの 値の例である。この表において、ビット番号2~5、2 3のデータ dan、dcnの値が異なっており、それら 値が異なっているビットに対応するビット番号2~5、 23の出力Anの値が「H」となる。このように検出さ れた異なるビットの数が過半数の13以上の場合に、出 力信号 i n v 1 には「H」が出力される。図8は上述し たデータ出力部4において、出力ポートを4個のポート A~Dに分割し、ポートA~D毎にデータ極性を反転す ることにより得られる効果について説明するための表で ある。なお、説明の便宜上、データ極性反転判定・生成 部に入力されるデータの総ビット数を24とし、出力ポ ートを2個のポートに分割して12ビットずつデータ極 性を反転する場合について説明する。

【0021】図8(a)~(d)において、第一行目は 第二〜第四行目に示すデータのビット番号 n (nは1〜 24の整数)であり、第二行目は1クロック前の出力デ ータXn、第三行目は現在の入力データYn、第四行目 は第三行目に示す現在の入力データYnに対応する出力 データZnである。なお、図8(a)~(d)に示す表 中のデータXn、Yn、Znの値は一例であり、これら の表においては、データXnに対して、データYnの2 4ビットの内で半分の12ビットの極性が変化する例が 示されている。また、図8(a)に示す表はデータ極性 反転判定・生成部を1個用いて、24ビット単位でデー 夕反転を行った場合の例であり、図8(b) $\sim$ (d)に 示す表はデータ極性反転判定・生成部を2個用いて、2 4ビットのデータをビット番号1~12と13~24の 二つに分割して、12ビット単位でデータ反転を行った 場合の例である。

【0022】 先ず、図8(a)に示す表のデータXnは全て「L」、データYnは、ビット番号 $1\sim7$ 、 $13\sim17$ の12ビットが「H」である。この図8(a)の場合は、24ビット単位で過半数以上のデータの変化が有

るか否かが判定されるので、過半数未満の12ビットの 変化のためにデータ反転されずデータYnがそのまま出 カデータZnとなる。この結果、データ出力の変化量は 12ビットとなり、24ビット単位でデータ反転を行う 場合の最大変化量となる。次いで、図8(b)に示す表 のデータXnは全て「L」、データYnは、ビット番号 1~7、13~17の12ビットが「H」であり、図8 (a) の場合と同じである。しかし、この図8(b)の 場合は、12ビット単位で過半数以上のデータの変化が 有るか否かが判定されるので、ビット番号1~12の判 定結果は過半数以上の7ビットの変化のためにデータ反 転となり、ビット番号1~12の出力データZnはデー タYnがデータ反転されたものとなる。一方、ビット番 号13~24では5ビットしか変化せず、変化量が過半 数に及ばないためデータ反転は行われない。この結果、 データ出力の変化量はビット番号8~12の5ビット分 とビット番号13~17の5ビット分の合計10ビット となり、24ビット単位でデータ反転を行う場合に比し て2ビット分変化量が少ない。

【0023】同様に、図8(c)に示す表の場合は、ビ ット番号1~12のデータYnがデータ反転されてデー タZnとして出力された結果、このデータ出力の変化量 はビット番号9~12の4ビット分とビット番号13~ 16の5ビット分の合計8ビットとなり、24ビット単 位でデータ反転を行う場合に比して4ビット分変化量が 少なくなる。さらに、図8(d)に示す表の場合では、 ビット番号1~12のデータYnがデータ反転されてデ ータZnとして出力された結果、このデータ出力の変化 量はビット番号10~12の3ビット分とビット番号1 3~15の3ビット分の合計6ビットとなり、24ビッ ト単位でデータ反転を行う場合に比して6ビット分変化 量が少なくなり、変化量を半分に抑えることができる。 さらに、図示していないが、データYnのビット番号1 ~11、13の12ビットが「H」である場合には、同 様にデータYnがデータ反転されてデータZnとして出 力された結果、このデータ出力の変化量はビット番号1 2、13の2ビット分となる。また、データYnのビッ ト番号1~12の12ビットが「H」である場合には、 同様にデータYnがデータ反転されてデータZnとして 出力された結果、このデータ出力の変化量は0ビット分 (出力に極性の変化無し)となる。

【0024】上述したように24ビットの内で同じ12ビットの変化量のデータ入力に対し12ビットずつ二つに分割してデータ反転を行うことによって、24ビット単位でデータ反転を行う場合の最大変化量が12ビットである時に、二つに分割してデータ反転した場合の最小変化量は2ビットとなる。すなわち、12ビットずつ二つに分割してデータ反転を行うことによって、24ビット単位でデータ反転を行う場合に比してデータ出力の変化量を最大で0に減らすことができる。なお、図8では

説明の便宜上、入力されるデータのビット数を24とし出力ポートを2個のポートに分割する例について説明したが、上述した一実施形態のように96ビットのデータBUS1~96を4個のポートA~Dに分割し、24ビット単位でデータ反転する場合においてもデータ出力の変化量を減らす効果が得られる。また、上述した一実施形態では、R、G、B各8ビットずつの合計24ビット単位でデータ反転する構成としたが、各色毎の8ビット単位でデータ反転する構成にしても良い。なお、上述した一実施形態では、256階調3色表示の場合について示したが、階調数または色数については種々変更することができる。

【0025】このようにデータ出力の変化量が減ることによって、データ出力部4のデータ出力に要する消費電力が低減される効果が得られる。この消費電力が低減される効果によって、上述した一実施形態による液晶表示装置の駆動回路では、データ反転機能を使用しない従来の液晶表示装置の駆動回路に比して、消費電力が25%も低減した。さらに、データ出力の変化に起因して発生するノイズが低減されるという効果も得られる。

【0026】図9はこのノイズが低減されるという効果 が得られた測定結果を示す波形図であり、この図に示す 波形は、上述した一実施形態による液晶表示装置の駆動 回路を用いて液晶パネル1を駆動した時の電磁妨害雑音 特性(EMI特性)の測定結果である。なお、図9に示 すEMI特性の測定においては、液晶表示装置に取り付 けられるシールド板を外し、液晶表示装置の駆動回路お よび液晶パネル1から直接放射される電磁妨害雑音を測 定した。また、図11に示す波形は、図9に示すEMI 特性の測定と同一条件において測定された波形であっ て、データ反転機能を使用しない従来の液晶表示装置の 駆動回路を用いて液晶パネル1を駆動した時のEMI特 性を示す。図9と図11に示す波形において、横軸は電 磁妨害雑音の周波数をメガヘルツ(MHz)単位で示 し、縦軸は電磁妨害雑音の強さをデシベル(dB)単位 で示す。これら図9と図11の波形に示されるEMI特 性を比較すると、上述した一実施形態による液晶表示装 置の駆動回路を用いることによって、40~230MH zの周波数帯域において10dB以上の電磁妨害雑音の 低減効果が得られた。

#### [0027]

【発明の効果】以上説明したように、本発明によれば、画像データを液晶パネルへ転送するためのバスラインを有する液晶表示装置の駆動回路において、バスラインへの出力に極性の変化を生じさせるデータ信号が過半数以上ある場合に、全データ信号の極性を反転してバスラインへ出力し、また、このバスラインへ出力されるデータ信号の極性が反転されていることを示す極性反転信号を出力するようにしたので、バスラインへの出力の極性の変化量を転送するデータ信号の半数以下に低減すること

ができる。

【0028】その結果、従来の液晶表示装置の駆動回路に比して消費電力を少なくすることが可能である。さらに、従来の液晶表示装置の駆動回路に比してEMI特性が改善されるという効果も得られる。さらに、そのEMI特性が改善されることによって、従来の液晶表示装置の駆動回路において必要であった高価なEMI対策用部品を使用する必要が無くなるので、従来の液晶表示装置に比してコストを低減することができる。さらに、本発明を使用した液晶表示装置のEMI特性とを比較することによって、バスラインに起因するノイズがどの周波数で放射されているか分かるので、従来においては困難であった液晶表示装置から放射される電磁妨害雑音がバスラインに起因するノイズか否かを切り分けることが可能となる。

【0029】また、バスラインへの出力の極性の変化量が低減されることによって、データ誤りの原因となるバスライン間のクロストークノイズが低減されるという効果も得られる。さらに、データ極性反転判定手段と極性反転手段とをバスライン毎にデータの極性が反転されることにより、バスラインへの出力の極性の変化量をより低減することができる。さらに、半数のバスラインのクロックとでは位相を半周期ずらすようにしたので、バスラインへの出力において同時に極性が変化する量を減らせることが可能となり、バスラインを駆動するコントローラ2の瞬時電流を低減することができる。

【図面の簡単な説明】

【図1】 本発明の一実施形態による液晶表示装置の駆動回路の構成を示すブロック図である。

【図2】 同実施形態によるコントローラ2に具備されるデータ出力部4の構成を示すブロック図である。

【図3】 図2に示すデータ出力部4の入出力信号の位相関係を示す波形図である。

【図4】 図2に示すデータ極性反転判定・生成部10 -1~4の一構成例を示すブロック図である。

【図5】 図4に示すデータ極性反転判定・生成部の動作を示す波形図である。

【図6】 図5に示すデータ極性反転判定回路11の一 構成例を示す回路図である。

【図7】 図6に示す極性変化検出回路21の動作を説明するための表である。

【図8】 図1に示す一実施形態によって得られる効果を説明するための表である。

【図9】 図1に示す一実施形態による液晶表示装置の 駆動回路を用いて液晶パネル1を駆動した時のEMI特 性の測定結果を示す波形図である。


【図10】 従来の液晶表示装置の駆動回路の構成を示すブロック図である。

【図11】 従来の液晶表示装置の駆動回路を用いて液晶パネル1を駆動した時のEMI特性の測定結果を示す波形図である。

#### 【符号の説明】


- 1 液晶パネル
- 2 コントローラ
- 3-1~4 ソースドライバ


【図1】




【図7】

n	1	2	3	4	5	********	22	23	24
den	H	H	L	H	H	*********	H	Н	н
đen	Ħ	L	Н	L	L	*	H	L	H
An	L	Ħ	Н	H	H		L	H	Ĺ







【図6】













【図8】

										_(	u)													
n	1	2	3	4	6	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23	24
χī	L	L	Г	г	L	L	L	႕	٦	L	L	L.	Ļ	Ĺ	L	۲	L	بدا	L	L	L	L	L	L
Yn	H	Н	H	H	H	H	Н	ᆲ	٦	L	L	_1	Ħ	H	Н	H	Н	L	L	L	L	ы	ᅼ	L
Zn	H	H	H	H	Ħ	H	H	4	٦	Ŀ	.l	_1	æ	В	H	H	H	L	L	L	L	L	ند	L
(b)																								
n	1	2	3	4	Б	6	7	8	9	10	11	12	13	14	16	16	17	18	19	20	21	22	23	24
Σn	L	L	L	Ĺ	L	L	L	L	L	L	L	L	L	Ĺ	L.	L	1	L	L	L	L	L	L	ì.
Υn	H	H	H	Ħ	Ħ	H	H	L	L	L	L	L	H	H	H	H	Н	L.	L	L	L	L	Į,	L
Zn	Ł	L	L	L	L	L	L	Н	Н	Н	H	H	H	H	H	H	H	Ĺ	L	L	L	L	Ţ	L
(c)																								
n	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23	24
Χn	L	լլ	լ	그	۵	L_	L	L	լ	ւ	l.	L	L	L	Ĺ	Ŀ	L	L	L	L	L	L	L	L
Yn	Ħ	H	H	Ħ	H	H	H	H	L	L	L	L	H	H	Н	Н	L	L	L	L	L	Ļ	L	그
Zn	L	լ	l.	يا	ᆚ	L	L	L	Н	H	H	Н	H	H	H	H	L	L	1	l.	L	L	L	L
(d)																								
n	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	_	21	22		24
Χn	L	L	L	L	L	L	L	L	L	L	L	L	L	L	L	L	L	ւ	L	L	L	L	L	L
Yn T	H	Н	H	H	H	H	H	Н	Н	Ŀ	L	L	H	H	H	L	ւ	L	L	L	L	L,	L	ı
4	-	1	•	-	7	-	7	1	1	n	11	ш	77	11	11	,						7	7	7


【図9】



## 【図10】



## 【図11】



フロントページの続き					
(51) Int. Cl. <sup>7</sup>	識別記号	FΙ			(参考)
G 0 9 G 3/20	6 2 1	G09G	3/20	621B	
	623			623W	
H O 4 N 5/66	102	H O 4 N	5/66	102B	
9/30			9/30		

## Fターム(参考) 2H093 NA16 NA34 NC13 NC15 NC16

NC22 NC23 NC25 NC26 NC59

ND33 ND39 ND49 ND54 ND58

NE10

5C006 AA22 AC27 AF42 AF53 AF61

BB11 BC12 BC16 BC23 BF04

BF06 BF26 FA32 FA47

5C058 AA06 BA26 BA33 BB09

5C060 AA00 BA04 BA09 BD02 BE05

BE10 DB02 DB09 DB12 HB23

JB00

5C080 AA10 BB05 CC03 DD10 DD12

DD26 EE30 FF09 JJ02 JJ03

JJ04 JJ05